DERWENT-ACC-NO: 1984-210047

DERWENT-WEEK: 198434

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Mounting semiconductor package on printed-circuit

board - involves

filling board holes with solder and solder-jointing package

pins to those holes NoAbstract Dwg 4/6

PATENT-ASSIGNEE: FUJITSU LTD[FUIT]

PRIORITY-DATA: 1982JP-0228682 (December 28, 1982)

PATENT-FAMILY:

PUB-NO PUB-DATE

N/A

LANGUAGE

PAGES MAIN-IPC

JP 59121993 A July 14, 1984 007

N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP59121993A

N/A

1982JP-0228682

December 28, 1982

INT-CL (IPC): H05K003/34

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TERMS:

MOUNT SEMICONDUCTOR PACKAGE PRINT CIRCUIT BOARD FILL BOARD

HOLE SOLDER SOLDER

JOINT PACKAGE PIN HOLE NOABSTRACT

DERWENT-CLASS: L03 U11 U14 V04

CPI-CODES: L03-D03; L03-H04E;

# ⑩ 日本国特許庁 (JP)

⑩特許出願公開

# <sup>®</sup> 公開特許公報 (A)

昭59-121993

⑤Int. Cl.³H 05 K 3/34

識別記号

庁内整理番号 6810-5F

❸公開 昭和59年(1984)7月14日

発明の数 1 審査請求 未請求

(全 4 頁)

**匈半導体パッケージの実装方法** 

②特 願 昭57-228682

**②**出 願 昭57(1982)12月28日

の発 明 者 大木登

川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 磯田豊

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

⑭代 理 人 弁理士 松岡宏四郎

明 紙 書

### 1 発明の名称

半導体バッケージの実装方法

## 2 特許請求の範囲

回路案子が作り込まれたチップを内部に封入 した半導体パッケージの裏面側に短寸の接続ビ ンを突出し、一方ブリント基板の表面の上記接 続ピンと対応する箇所には該接続ピンの外径よ り大きい孔径を有する有底の接続用ヴィアを設 けると共に、この接続用ダイアの孔内部に半田 を充てんして半田ポットとして成り、それぞれ の半田ポット内の半田の上面に上記半導体バッ ケージの各接続ピンを戦闘した後、この接続ピ ンと上記半田との接触部分を加熱することによ り、上記半田ポット内の半田を溶かすと共に上 記半導体パッケージの自重で各接続ピンを半田 ポットの内部に埋め込み、上記プリント基板の 接続用ヴィアに半導体パッケージの接続ピンを 半田付け園定することを特徴とする半導体パッ ケージの奥装方法。

### 3 発明の詳細な説明

## (1) 発明の技術分野

本発明は、表面実装形の半導体パッケージを プリント基板上の所定位置の接続用ヴィアに半 田付けして固定する半導体パッケージの実装方 法に関する。

# ② 従来技術と問題点

しかしこの場合、上記ヴィア 2 はブリント券板 1 の厚さ全部を貫通しているので、同一座標にヴィア 2 を重ねて設けることはできず、ブリント 基板 1 全体の ヴィア 2 の密度を高くすることはできなかつた。また、上記ヴィア 2 の中間

特開昭59-121993(2)

部には比較的大きなランドでが形成されているので、相隣り合うヴィア2のランドで、で間を走る信号の配線密度をあまり高くすることはできなかつた。

次に、第2図に示すフラットリード方式の半導体パッケージ3'の場合は、酸パッケージ3'の場合は、酸パッケージ3'の接続用リード8、8……をその側面からのみ引き出すので、パッケージの外形寸法に対し引き出するリード8、8……の本数が限られるものであつた。逆に、近年は内部に封入されるICチップ等が高集積度化されて信号数が多くなったので、必要以上にパッケージの外形寸法を大きくしなければならなかつた。

また、第3図に示すリードレス方式の半導体バッケージ3"の場合は、プリント基板1と半導体バッケーシ3"の材料の無膨張係数に差があることから、その雰囲気温度が高くなつたときは該両者の無膨張によりプリント基板1の表面に形成された接続バッドと半導体バッケージ3"の裏面側に設けられた半田ボール9の接続部に無

以下、本発明の実施例を添付図面に基いて詳細に説明する。

第4図は本発明の実装方法が適用される半導体パッケージとブリント基板を示す断面図である。半導体パッケージ11は、トランジスタ、ダイオード、抵抗などの回路業子を作り込んだIC(集機回路)チップ等を内部に封入してお

応力がかかり、半田ボール 9 にクラックが入つ て上記接続パッドとの位置ずれを起こすことが あり、ブリント基板 1 と半導体パッケーシ3"と の接続不良を起こすことがあつた。これに対処 するために、上記半導体パッケージ3"の寸法は あまり大形にすることができなかつた。

## ③ 発明の目的

本発明は上記の問題点を解消するためになされたもので、ブリント基板の信号の配線密度を高くすることができると共に半導体バッケージとブリント基板の熱膨張の差により該両者の半田付け部の接続不良が生ずることが無い半導体パッケージの実装方法を提供することを目的とする。

#### (4) 発明の構成

そして上記の目的は本発明によれば、回路案子が作り込まれたチップを内部に封入した半導体ベッケージの裏面側に短寸の接続ビンを突出し、一方プリント基板の表面の上記接続ビンと対応する箇所には該接続ビンの外径より大きい

り、その裏面側には上記ICチップのボンディンクパッドと接続された電源用及びクランド用並びに信号用の接続ビン12、12……が突出して設けられている。この接続ビン12、12……は、後述のブリント基板13の接続用ヴィア15と半田付けされるもので、その長さは例えば1~2mm程度の短寸に形成されている。

上記半導体パッケージ11を実装すべきアリント基板13の表面14には、 該半導体パッケージ11の接続ピン12、 12……の位置に対応して電源用及びクランド用並びに信号用の有底の接続ヴィア15、15……が設けられている。 この接続ヴィア15、15……が設けられている。 この接続ヴィア15、15……が設けられている。 との接続ヴィア15、16でで、 そのの中心には、 でののののでは、 でのをは、 でのをは、 でのをは、 でのをは、 でのをは、 でのをは、 でのをは、 でのを終れ 16の をがしている。 そのを終れ 16の のののでは、 でのを終れ 16の のののでは、 でのを終れ 16の が形成されている。 でには、 での接続用 ヴィア 15の 接続れ 16の のののには、

例えば半田を球状に固めた半田ボール17、17 ……がそれぞれ充てんされており、上記接続孔 16は半田ポットの役目を果すようにされてい る。なお、上記接続用ヴィア15の接続孔16 は、ブリント基板13の厚さ全部を貧通してい るわけではなくいわゆるブラインドヴィアとさ れているので、中間層に他のブラインドヴィア 18を上下に重ねて或いは他の適宜の位置に形 成することができる。

このようなブリント基板13に上記半導体パ ッケージ11を奥装する本発明による奥装方法 は、まず、第5図に示すように、プリント基板 13表面のそれぞれの半田ポット、すなわち接 続用ヴィア15の接続孔16の内部に充てんさ れた半田ボール17の上面に、上記半導体パッ ケージ11の各接続ビン12の下端が当接する ようにして敵置する。なに、この接続ビン12 と上記半田ボール17との接触部分をヒーター 又は熱風吹込み等により加熱する。この加熱は、 上記接続ピン12と半田ポール17との接触部

## (6) 発明の効果

本発明は以上のように構成されたので、半導 体パッケージ11とブリント基板13の熱膨張 の差により上記半導体パツケージ11の接続ビ ン12とブリント基板13の接続用ヴィア15 との間で位置ずれを超こすことはなく、眩ブリ ント基板13と半導体バッケージ11とで接続 不良が生ずるのを防止することができる。また、 プリント毒板13の接続用ウイア15は有底の ブラインドヴィアとされているので、中間層に も他のプラインドウィアを適宜形成することが でき、全体としてブリント基板13の信号の配 機密度を高くすることができる。

# 4 図面の簡単左説明

第 I 図 ない し第 3 図は 従来の 半導体 パッケー ジの実装状態を示す断面脱明図、第4図は本発 明による実装方法が適用される半導体パツケー ジ及びブリント基板を示す断面図、第5図は半 導体パッケージを実装する前の状態を示す断面 脱明図、第6図は実装後の状態を示す断面説明

# 特開昭59-121993(3)

分を局部的に加熱してもよいし、ブリント基板 13と半導体パツケージ11との間を全面にわ たつて加熱してもよい。そしてこの加熱により、 上記半田ボール17は容かされる。すると、上 記半導体パッケージ11はその自重で下降し、 第6図に示すように、それぞれの接続ピン12 が半田ポットすなわち接続孔16内の絳駛半田 17′内に埋め込まれる。この状態になつたら加 熱を止めしばらく放置すると、上記容融半田17′ が固化して半導体パッケージ11の各接続ピン 12はブリント基板13のそれぞれの接続用ウ イア15に半田付けして固定される。

とのようにして実装された状態では、プリン ト基板13と半導体パッケージ11のまわりの 雰囲気偽度が上昇して該両者の熱膨張の差によ り上記接続用ヴィア15と接続ピン12とが位 鑑ずれを起こそりとしても、該接続ピン12は そのほとんど全長が接続用ワイア15の接続孔 1 6 内に埋め込まれて半田付けされているので、 位置ずれは生じない。

#### 図である。

1 1 ……半導体パッケージ

1 2 ……接続ピン

1 3 … … プリント基板

1 4 … … ブリント 募板の 表面

1 5 … … 接 続 用 ヴィア

16……接続孔


16'……接続孔の底

17……半田ポール


出願人 富士通株式会社

代理人 弁理士 松 岡 宏







第2 図




第3 図




第4 図



第5 図



第6 図



-412-

11/23/2002, EAST Version: 1.03.0002